TSMC 今後のロードマップを発表
TSMCはアメリカでシンポジウムを開催し、今後のロードマップを発表しました。
最新の3nmプロセスは、2022年後半から登場し、2025年には2nmプロセスが登場する予定です。
3nmプロセスは、N3、N3E、N3P、N3E、N3Sの5つのプロセスがあります。
N3Eは拡張版、N3Pはパフォーマンス拡張、N3Sは高密度、N3Xは超高性能に対応しています。
注目の2nmプロセスですが、N3Eと比較すると同じ電力でパフォーマンスが10~15%、同じ周波数だと消費電力が25~30%改善されるとのことです。
ただし密度はN3Eに対してN2は1.1倍程度の改善にとどまるようです。
N5とN3Eでは1.3倍になっているので、今回は小幅な改善にとどまるようです。
TSMCはN2からGAAFETを導入し、抵抗を減らすことでワットあたりの性能を向上させます。
またバックサイドから電力を供給することで、配線抵抗の増加に対して十分な電力を供給できるようにするようです。
N3ではそれぞれ、超高性能向けの3-2Fin、高密度向けの2-1Fin、その間の2-2Fin構成のスタセルを提供します。
